Tài liệu Thư viện số

Danh mục TaiLieu.VN

Cấu trúc kiểm chứng thiết kế cho bộ cộng toàn phần 4-bit dựa trên phương pháp xác minh phổ quát

Bài viết trình bày một cấu trúc kiểm chứng thiết kế cho bộ cộng toàn phần 4-bit dựa trên phương pháp xác minh phổ quát (UVM) sử dụng ngôn ngữ System Verilog. Việc kết hợp những ưu điểm của UVM trong cấu trúc được đề xuất này cùng với System Verilog giúp xây dựng môi trường xác minh mà ở đó các biến ngõ vào được thiết lập ngẫu nhiên giúp giảm thời gian xây dựng testbench. Ngoài ra, việc tận dụng ngôn ngữ System Verilog để tạo ra các ma trận nhằm đánh giá độ bao phủ các trường hợp cần xác minh giúp ích rất nhiều trong việc gia tăng độ tin cậy trong thiết kế.

Từ khóa: Bộ cộng toàn phần 4-bit, Phương pháp xác minh phổ quát, Cấu trúc kiểm chứng, Ngôn ngữ System Verilog, Thiết kế cho bộ cộng toàn phần 4-bit

10 p tvs_hict 25/02/2021 188 1

Bình luận